Domaines de compétence

Designer de FPGA

•  Alltera, Xilinx, ...

•  VHDL ou Verilog

•  Langage C, Python

• Synthese : Synplicity et Leonardo

• simulation fonctionnelle, stratégie de test.

•  Flow Xilinx et Altera

• Choix des interfaces et boitiers

• Intefaces mémoires rapides : ZBT, DDR, QDR
  

• Définition et optimisation des domaines d'horloge.

• Optimisation timing et amélioration des performances.

• Formation RocketIO (2008)

• Clearcase

• Unix, window

Designer d'asic

• flow  Synopsis
• VHDL ou Verilog
  

Expérience professionnelle

Déc. 2003 – Nov. 2008 :

Credence

Saint-Etienne

 ·         Conception et validation de FPGAs rapides, complexes, multi-domaines d’horloge, multi-millions de portes. Design du séquenceur principal et des gestionnaires de mémoires (DDR, DDR-II, ZBT, QDR-II) des équipements digitaux utilisés pour le test fonctionnel et structurel des circuits intégrés électroniques. (http://www.credence.com/xweb.nsf/published/Sapphire)

• Evaluation Virtex 5 et Stratix 2 , comparatif technique et commercial.
• 2008 Séquenceur à base de Virtex 5 ( outils Synplicity & NC Verilog) interface DDR2
• 2006 Séquenceur a base de Virtex 4 LX60 ( outils Synplicity & NC Verilog) interface DDR2
• 2003 Séquenceur a base de Virtex II 3000 ( outils Synplicity & NC Verilog) interfaces DDR , ZBT

Déc. 1981 - Déc. 2003 : Schlumberger  Saint-Etienne

 ·         Conception et validation de cartes numériques pour les testeurs de composants rapides :

• 2003 Réalisation d’une fonction bitmap ATE à base de logique rapide et de FPGA Altera Flex 200K, total 4 cartes.
• 2001 Réalisation d’une fonction  scan ATE , total 2 cartes , gestionnaire de mémoire Xilinx Virtex .
• Cartes génération et acquisition de signaux rapides pour testeur de composants.
• Etude de circuits hybride couche épaisse…
• Conception et validation d’ ASIC rapides pour testeurs de composants .
  

• 1999 Asic Cmos 0.25Micron Lucent 200K  ( outils Synopsis Design Compiler & PrimeTime)

• 1995 Asic Asga 0.6Micron Vitesse FX 100K custom ( outils Vitesse & LASAR)

• 1989 Asic ECL 5000 1.5Micron NS

• 1985 Asic ECL Ace 900 RTC

Etudes

1996 : Certification Cadre Schlumberger après soutenance d’un projet ASIC en technologie AsGa .

1982 : BTS électronique

1977 : Baccalauréat  scientifique

Formations: Verilog Expert.

VHDL (14-18 Septembre 2009).

RocketIO (2008).