Domaines de compétence

• Langages de Programmation: VB, JAVA, C, C++, ASP.net, HTML, Assembleur 56xxx et PIC, très bonne maîtrise de la bureautique et des outils Internet, VHDL, Pascal, BASIC, Test Script Builder (Keithley).

• Méthodes et organisation: planification sous MSProject, gestion de configuration (CVS, Visual Source Safe), UML, Lean ( Kaizen, 5M, …) ,
• Gestion de projet, Connaissance du cycle de vie produit, V&V

• Bases de Données : Microsoft Access, SQL.
• Réseaux : IP, GSM, GPRS, EGPRS, GPS, RTC.
• Bus de communication : SPI, RS232, RS422, ARINC 429, AFDX, PCI, VME, USB, Modbus

• Systèmes d’exploitation et logiciels: DOS, Windows, UNIX, Microsoft Office, CVS, outils SYNOPSIS, Quartus, Spice, LabVIEW, LabWindows, TestStand.

• Normes industrielles de conception:
• ABD100 (Norme aéronautique spécifique airbus)
• MIL-PRF (Contacteurs)
• UTE C 93 (Conception de PCBs, torons de fils, …)

• Autres domaines d’Expérience : Electronique de puissance, Traitement du signal, Communications Optiques, Microélectronique, Electronique, Microprocesseurs, statistiques.

• Modélisation et simulation électrique:

- Spice sous SwitchCad III (Linear Technology) et P-Spice

- P-Cad 2004

- MPLAB V8.20 (simulation de micro-contrôleur PIC)

- MATLAB

• Modélisation et simulation mécanique:

- Autocad LT2004 (2D)

- Bonnes notions de Catia V5 (calcul de déformations et modes de vibration) et Solidworks (conception 3D).

Expérience professionnelle

- Expérience Professionnelle (11 ans) :

• 2003-2010 (7 ans ½) : Ingénieur Bureau d’Etudes chez LEACH International Europe (Groupe Esterline), sous-traitance dans les domaines aéronautique, ferroviaire, spatial (500 personnes, France).

Responsabilités :

- Spécialiste bancs de test de l'usine de Niort.

- Gestion de projets indépendants

- Management d’un développeur.

- Réalisation de cahiers des charges et de recettes pour les bancs de test sous-traités.

- Développement Logiciel sous LabWindows (C) et LabView.

- Développement de Bancs de tests et/ou de validation manuels et/ou automatiques pour plus de 200 équipements (dont environ 150 logiciels de test). Conception des interfaces de test (Torons, PCBs) associées.

- Gestion de configuration logicielle sous Visual Source Safe.

- Conception et Architecture logicielles orientées Objet.

Exemples de réalisations :

- Développement d'un programme de test générique sur banc de test universel pour accélérer le développement de banc de test automatique et le dépannage des équipements (rapport de test automatique généré au format HTML).

- Développement de programmes séquenceurs génériques sur centrales d'acquisition NI (PXI1011) et Yokogawa (WE7000) sous LabView pour bancs d'essai de puissance 28VDC et 115Vac 400Hz triphasé.

- Développement d’un driver pour oscilloscope à mémoire Yokogawa.

- Suivi client pour les bancs de tests vendus à l'extérieur.

- Participation aux audits qualité internes/externes et aux recettes des équipements.

- participation au recrutement de l’équipe bancs de test.

- Missions d'installation et de formation à l'utilisation du banc de test universel Leach BT1000 à Toulouse, Rennes, Tampa (Floride).

- Développement du banc d’intégration, test, validation et déverminage du cabinet du coeur électrique de l'A400M (LabWindows+Teststand). Test du câblage sur banc Synor 4203.

- Réalisation d’un banc de test automatique + IHM pour contacteurs répondant à la norme MIL.

- Automatisation du test d’un cœur électrique de l’avion Hawk intégrant des batteries au plomb forte puissance pour simuler un démarrage moteur à l’aide de charges électroniques, et la recharge sur groupe de park.

- Réalisation d’un banc de test automatique pour tester l’équipement DISS (Boîtier gérant la connexion électrique des points d’emports du Rafale) avec 80 entrées analogiques.

- Réalisation d’une carte de génération/acquisition Analogique 16bits/16Mo avec interface 1Mbps USB, de ses drivers + programme et bootloader sur microcontrôleur PIC 16F877A avec interface à commande PWM.

- Réalisation et présentation d’une formation interne à la Centrale d’acquisition Keithley 3706.

- Maître de stage de 7 stagiaires (1 par an, dont 2 d'une durée de 6 mois).

• De 2000 à 2002 (2 ans) : Ingénieur développement chez ANTENNESSA (Start-up, Bureau d'étude en conception Hyperfréquences)

Responsabilités :

- Développement d'un banc complet de mesure de SAR (Specific Absorbtion Rate) et de ses accessoires.

- Développement logiciel de contrôle et IHM 3D sous LabWindows + librairie Open GL (rapport de test généré automatiquement sous Excel et Word).

- Développement mécanique et des automatismes de contrôle 3 axes.

- Développement de l'outil de calibration des sondes champ E.

- Interface vers les instruments de mesure et génération HF (station de base, analyseur de spectre, générateur HF...).

- Conception et Architecture logicielles pour le post-traitement des mesures.

- Missions d'installation, de formation, de service après-vente et de représentation commerciale à Paris, Lannion, Tokyo (Japon), La Haye (Pays-Bas).

- Gestion de projet.

- Participation à l’écriture d’une publication scientifique en partenariat avec le LEST (UMR CNRS 6165) Laboratoire d'Electronique et Systèmes de Télécommunications de l’ENSTB : « A new generation of SAR test-equipments for mobile phone certification ». (2001)

- Maître de stage de 2 stagiaires (1 par an).

• De 1999 à 2000 (16 mois) : Ingénieur développement DSP chez ALCATEL SEL Stuttgart (Allemagne) en tant que CSNE (Coopérant du Service National en Entreprise).

Responsabilités :

- Développement logiciel sur DSP Motorola 56xxx du TXD MSTS (Gestion de l'émission sur Station de base de test).

- Participation au TaskForce de normalisation sur le codec AMR.

- Programmation assembleur et test avec analyseur logique.

- Modélisation C de l'ensemble de la chaîne d'émission.

- Implémentation des coding schemes MCS1 à MCS9 (E-GPRS) et CS1 à CS4 (AMR) sur DSP.

- Implémentation de la modulation 8-PSK sur DSP.

- Debug couche physique avec Démodulateur/Décodeur.

- Gestion du temps réel par interruptions, buffer tournants, DMA.

• 1999 (6 mois) : Stagiaire développeur VHDL chez ALCATEL CIT Lannion (stage de fin d'études).

- Modélisation, développement et vecteurs de test VHDL.

- Implémentation et test VHDL d'un Arbitre de bus PCI (FPGA), choix du composant cible.

- Implémentation et test VHDL d'un Multiplexeur TDM pour l’interface à fibre optique de l’autocommutateur 1000E10.

- Utilisation des outils synopsis et cadence.

• 1998 (3 mois) : Stagiaire chez SILVER CROWN ASSOCIATES (Stoke-on-Trent, UK).

Contexte: Entreprise fabriquant des automates d'aide aux personnes âgées.

- Développement d'un banc d'essai pour élévateur industriel avec IHM développée en C++.

• 1997 (3 mois) : Stagiaire chez SL ELECTROTECH (Newcastle-under-Lime, UK)

Contexte: Entreprise de sous-traitance électronique.

- Développement d'un banc de test automatique générique en C pour le test de torons.

- Test d'équipements GPS.

Etudes

- Baccalauréat C avec mention.

- Diplôme d'ingénieur ESINSA (aujourd’hui Polytech'Nice Sophia)

option Télécommunications et Télédétection

- Formation Java (20h, cours du soir) en 1999

- Formation VoIP (20h, cours du soir) en 2000

- Formation LabView (1 semaine) en 2002

- Formation CHSCT (3 jours) en 2004. (Secrétaire du CHSCT en 2004 et 2005).

- Formation aux risques électriques (2 x 1 semaine, habilité B2/BC) en 2005 et 2008

- Formation TestStand (2 x 1 semaine) en 2007 et 2008