Domaines de compétence

Spécialisation dans le développement de FPGA :

·        Définition, établissement de cahier des charges ;

·        Méthodologie DO254 ;

·        Intégration et architecture système ;

·        Développement, adaptation de propriété intellectuelle (IP);

·        Définition de Modèles VHDL ;

·        Technique de codage pour la réalisation de design rapide ;

·        Conversion ASIC vers FPGA ;

·        Synthèse VHDL : Precision, Symplicity;

·        Simulation VHDL : Modelsim ;

·        Technologies : Xilinx, Altera, Microsemi, Lattice…

·        Anglais: lu, parlé, écrit.

Expérience professionnelle

Mai 94              Réalisation de missions en prestation de services

                        Ingénieur en développement FPGA

 

Exemples de projets :

 

LDS – 2019

            Réalisation d'une IP NVMe HOST Recorder sur Zynq

            ENAG - SMARTFUSION 2 – Gestion de périphériques

            GACI - Artix 7 – Spécification Lien Ethernet 1G et Aurora

            CIELE – Support sur ARRIA 5

                                  

 

LDS – 2018

            Airbus Defense & Space

PIXINOV – ARTIX 7 – Interface et traitement caméra thermique

ATERMES – Support LATTICE et formation

VOOX – Support Artix 7

GACI – Support sur ARRIA 5

Vente IP SATA

 

 

LDS – 2017

            Airbus Defense & Space

Reprise d'un projet en cours sur RT4G150. Codage, simulation, document de validation et  rapport de conception.

 

APVL

Histogramme sur SmartFusion 2. Rédaction de spécification, codage, simulation, validation matérielle.

 

Vente IP SATA

 

LDS – 2016

Vente IP SATA.

IP SATA HOST  sur ARRIA 10 GX

IP SATA HOST  sur ARTIX 7

IP SATA HOST  sur KINTEX 7 Ultrascale

IP SATA RECORDER SUR ARTIX 7

Salon ENOVA Pais 2016

 

 

LDS – 2015

            C.T.S. – PROASIC 3 – Interface SPI vers ARINC429

FPGA Cyclone V GX IP SATA HOST.

FPGA Cyclone V GX  Définition et codage d’un FPGA pour projet interne de Panneau à LED (PCIe, DDR3, USART)

 

IP SATA HOST  sur VIRTEX 7 GTH

IP SATA HOST  sur VIRTEX 7 GTX

 

THALES AVIONICS – Octobre 2014/ Janvier 2015

FPGA Stratix IV GX – Ajout d’une interface CPU type SRAM dans un projet existant + support sur différents projets

 

LDS – 2014

            FPGA Kintex 7 ZYNQ - IP SATA AHCI pour driver Linux.

 

UAC – 2014

FPGA IGLOO2 Microsemi, Specification, conception d’une chaine de FPGA driver de LED pour panneau d’affichage à LED (séquencement et définition de trame)

 

FLIR ATS - 2013

                                   FPGA ALTERA, Evaluation GIGE Vision, CAMLINK, spécifications.

 

E2CAD - 2012

                                   FPGA Actel pour commande moteur voiture Electrique (RENAULT)

 

ONERA -2011

Réalisation d’une IP SATA Recorder sur Virtex 6 (SATA 6Gbits, MAC 10Gbits, RAID0, ATA over Ethernet)

 

THALES AVIONICS Meudon - 2010

·        Réalisation d’une spécification pour utiliser une IP Flexray afin d’encapsuler une trame Ethernet IP/UDP dans une trame Flexray.

 

THALES AVIONICS Meudon (jusqu’en juillet 2009)

·        Responsable de l’environnement de vérification d’un Stratix III DO 254 niveau A :

o   Standardisation des échanges entre les modèles et le Driver de Test à l’aide de FIFO (Access Types - Abstract Data Type) ou de lecture de fichiers.

o   Définition de modèles : ARINC429, USART, SPI, I2C slave et MPC5567

o   Modification des modèles suivants : Ethernet et DDR2.

o   Ecriture de Driver de test pour valider une partie des exigences du projet. 

 

SAGEM-DS

·        Validation d’une IP Serial ATA sur FPGA Xilinx Virtex 5 en DO 254 niveau C.

·        Développement d’une IP Serial ATA ó MAC Ethernet 1G en DO 254 niveau C à l’aide du protocol AOE

 

ETRALI – Filiale ORANGE Business Services

·         Expertise d’un bug localisé sur un FPGA Lattice XP10 sur système télécom dédié aux salles de marché boursier.

 

CROUZET

·         Formation DO254

 

SAGEM-DS

·        Deux projets DO254 niveau D à base d’IP ARINC429 sur FPGA Actel ProAsic 3 (concentration de bus, conversion BNR ó binaire, conversion ARINC 419, adaptation de label).

 

 

Matra-Electronique

·        Spécifications, Conception VHDL et Simulations : traitement d’obsolescence d’un FPGA Xilinx 4044 vers un FPGA ProASIC+ APA150 d’ACTEL.

 

CEA-LIST / SACLAY

·        Développement d’une carte d’acquisition de donnée rapide (200Mhz) à base de FPGA StratixII d’Altera en collaboration avec Matra Electronique.

 

SAGEM DS

·        Développement d’un IP ARINC 429

 

MorethanIP Allemagne

·        VHDL – Simulation d’un MAC Ethernet 10G ASIC -  MAC Ethernet 40G ASIC

·        Développement de propriété intellectuelle : Spécification  VHDL – Simulation H.N.S. USA / ATM Statistics Controller IP Altera Cyclone II EP2C5

 

ENERTEC

·        Conception VHDL et Simulations d’une fonction d’acquisition de données en utilisant un IP PCI.  FPGA Altera Cyclone II EP2C35

 

Matra-Electronique

·        Spécifications, Conception VHDL et Simulations suivant la procédure DO254 niveau C sur FPGA ProAsic+ d’ACTEL

·        Modification d’un interface ARINC 429 et implantation d’un interface IRIG B.

 

CTS

·        Spécifications, Conception VHDL et Simulations suivant la procédure DO254 niveau C sur FPGA ProAsic3 d’ACTEL A3P600. ARINC 429, ARINC 573, interface CPU et divers logiques de contrôles.

 

ALSTOM

·        Réalisation d’une IP UART M16550

 

Messier-Bugatti

·        Modifications de projets sur ACTEL série 54SXA32. Procédure DO 254.

 

Johnson Controls Automotive Electronics

·        FPGA Lattice EC6 – EC10 - Environnement vidéo, contrôleur SRAM, contrôleur DMA, Interface TFT, Accélérateur graphique, Transparence, Fading.

 

Matra-Electronique

·        Spécifications, Conception, VHDL, Simulations suivant la procédure DO254 sur FPGA ProAsic+ d’ACTEL. Interface SPI et interface ARINC429.

 

Messier-Bugatti

·        Plusieurs projets sur ACTEL série 54SXA32 – ARINC 429, Timer 68A40, interface        68000, logique cablée, Bus série propriétaire, interface microcontrôleur HS12. Procédure DO 254.

 

MorethanIP Allemagne

·        VHDL – Simulation

·        Xilinx Virtex II  1Gbit Ethernet Transparent MAC ;

·        Xilinx Virtex II 2V1000 10Gbit Ethernet MAC upgrade ;

·        DIC State machine on 10G MAC_TX ;

 

Johnson Controls Automotive Electronics

·        Altera ACEX 1K30 portes – Contrôleur SDRAM, contrôleur I2C, participation à l’élaboration du cahier des charges. Diverses évolutions comprenant un contrôleur DMA, une compression de données de type RLE. Gestion de la mise au point matérielle.

·        Banc de test Spartan XC2S50K portes. Specification, VHDL, simulation, intégration.

 

MorethanIP Allemagne

·        VHDL – Simulation

·        Xilinx Virtex II 2V1000 10Gbit Ethernet MAC ;

·        Xilinx Virtex II 2V1500 10Gbit PCS Ethernet ;

·        MDIO bloc pour Ethernet, adaptation de bus 8/16/32 bit.

 

SAGEM COMMUNICATION :

·        Projet Mobi 3 – FPGA ORCA 3T55K portes. VHDL –Simulations.

 

LUCENT USA :

·        Développement d’IP Contrôleur de statistiques connecté à un contrôleur ATM de Lucent avec une interface microprocesseur multiplexé ou non multiplexé de différents types Spécification  VHDL – Simulation – Intégration.

·        Adaptations pour différents clients :

·        Lucent USA / ATM Statistics Controller IP Lucent ORCA 3T125K portes 

·        Siemens Italie /  ATM Statistics Controller IP Lucent ORCA 3T55K portes

·        LG-IC Corée / ATM Statistics Controller IP Lucent ORCA 3T125K portes

·        Terawave U.S.A. / ATM Statistics Controller IP Lucent ORCA 3T125K portes

 

SAGEM-DS :

·        Migration Complète du FPGA ORCA 2T15-5 BGA 352 dans un FPGA 3T20 -5 BGA 256 avec intégration d'une UART et d'un bus d'extension. Spécification -VHDL – Simulation – Intégration.

·        Ajout d’un Interface Touch Chip. Spécification -VHDL – Simulation – Intégration.

 

LUCENT USA :

·        Développement d’IP Contrôleur SDRAM de 33 à 133MHz, SDRAM connecté à un contrôleur PCI AMCC et à un Power PC603e Mémoire dupliquée sur deux cartes distinctes avec correction. Base Lucent Orca 2T40.

 

RaidTec – Ireland :

·        Lucent FPSC TP12 bus PCI – Contrôle de flux de données pour disque dur RAID. Contrôleur SDRAM avec correction d’erreur. Spécification -VHDL – Simulation – Intégration.

 

SAGEM-DS

·        Conception de deux modules Verilog pour un projet de caméra thermique. – Codage et simulation.

 

Alcatel Telecom Madrid

·        Lucent ORCA 2T40 – 40Kportes - Conversion d’un design ASIC sur un FPGA avec adaptation de la logique au performance d’un FPGA. VHDL , P&R et simulation.

 

SAGEM-DS :

·        ORCA 3T55 – 55K portes - Deux projets de module de reconnaissance d’empreintes digitales, interface SDRAM, interface Power PC, contrôleur de DMA, séquenceur, UART, gestion de flux de données.

 

SAGEM-DS :

·         ISPLSI 1032E - vérification d’un séquenceur - Simulation ;

·                    Assistance technique projet FCP – FPGA ORCA 15K potes.

 

SCHLUMBERGER :

·         Supervision de projet Altera 10K100 – 100K portes – télé-relevé de compteur d’électricité.

 

THOMSON-DSI (simulations) :

·         FPGA Lucent ORCA 2C12 –Intégration d’une dizaine de FPGA Xilinx série 2000, 12K portes - Codage – Simulations - Intégration

 

SAGEM-MORPHO :

·        Continuation du projet FCP FPGA ORCA 2C15 et 2C12 sur plusieurs mois. 15K et 12K portes en Schéma Viewlogic.

 

THOMSON-RCM (radars) :

·        FPGA Lucent ORCA 2C26 – Séquenceur de contrôle et gestion de flux de données, 26K portes - Codage – Simulations – Intégration – Dossier d’étude

 

SAGEM-MORPHO :

·        Plusieurs prestations sur FPGA Xilinx série XC4000, ORCA 2C15 et ISPLSI 2032 – carte de reconnaissance d’empreintes digitales, gestion de flux de données, séquenceurs. Participation à l’élaboration du cahier des charges. Schéma – P&R – Simulation – Intégration.

 

GEC ALSTHOM -E.C.S. (Villeurbanne)

·        Plusieurs prestations sur FPGA Xilinx XC4000 – Calcul de vitesse, séquenceur, gestion de flux  de données. Schéma – Simulation - Intégration

           

SAMM :

·        Prestations sur FPGA Cypress CY7C38(7)(6)(4) – Projet NH90,  séquenceur, contrôle d’état. Codage VHDL – Simulation – Intégration.

 

SOLETANCHE :

·        FPGA Atmel AT6002 - Calcul de profondeur pour forage.

·        2K portes - Spécification – Codage – Simulations – Intégration

 

 IBM La Gaude :

·        FPGA Atmel AT6005 - Carte de test PCMCIA à 50Mhz.

·        5K portes – Schéma Viewlogic – P&R - Simulations – Intégration

 

AT&T:

·        Forfait de support technique de quatre mois sur FPGA AT&T (Serie 3000 compatible Xilinx)

 

 

 

Avril 92 - Avril 94         ATMEL Sud Europe - Fabricant de composants électroniques.

Ingénieur d'application FPGA / PLD

 

Activités :

·        Support technique aux distributeurs et clients directs

·        Activité principalement orientée sur le secteur télécommunication

 

 

Avril 88 - Mars 92         ACSYS SA – Réalisation de produits électroniques orientés télécommunication

                                   Technicien puis Ingénieur d’études

 

Activités :

·        Analyse de cahier des charges, définition d’architectures, choix technologiques, développements, mise au point et validation

Exemples de projets :

·        Responsable Hardware : serveur vocal 60 voies à reconnaissance de la parole sous UNIX: Xilinx Xc2000, VME, 8051, DSP320C25.

·        Responsable Hardware : vocodeur 2,4Kbits, DSP320C25, HDLC, GAL.

·        Responsable Hardware : serveur vocal sur lien MIC 240 voies: 68302, HDLC, DSP, circuits de communications.

 

 

Oct 87 - Mars 88          Société SILEC

·        Technicien d'étude au département vocal: carte de programmation  d'EPROMs.

Etudes

1992        Ingénieur (promotion interne)

1986    Post-DUT Moyen Modernes de production

1985        DUT Génie Electrique - Option Electronique